近日，宏茂微电子（上海）有限公司首席科学家郭一凡在“未来半导体生态大会·半导体封装测试暨玻璃基板生态展”上指出，后摩尔时代先进封装产业有五大关键趋势：一是半导体技术发展进入人工智能阶段，AI算力投资与回报已同步显现；二是高带宽互连异构集成成为提升AI系统算力的核心路径；三是随着系统算力需求提升，三维集成先进封装技术将被广泛应用；四是超节点架构中更多存储器件和CPO（共封装光学）加入，导致对封装模块的尺寸要求不断加大，催生板级封装新需求；五是AI推理和端侧场景应用的增长，将推动客制化，低成本的先进封装技术发展。当前，全球AI产业正迎来爆发式增长，市场规模正以约40%的年复合增长率高速扩张，预计到2030年将达到约3.2万亿美元。随着大模型技术迭代与应用场景拓展，算力Token成本持续下降，形成“成本降低—场景普及—算力需求激增”的正向循环，云端智算中心、本地计算节点与端侧AI设备同步景气升温，为半导体封装整个产业链带来前所未有的发展机遇，也提出了更多更广的技术挑战。面对摩尔定律放缓、单芯片制程微缩对算力提升贡献趋弱的行业背景，郭一凡强调，算力竞争的核心已从依赖单芯片制程进一步转向多芯片系统集成/优化能力。高带宽互连异构集成已成为提升AI系统算力的最佳途径，后摩尔时代的算力突破，必须依赖先进封装技术实现多芯粒的高效互连和协同。目前全球高带宽互连先进封装市场中，CoWoS技术占据绝对优势，是解决片间互联的主流方案。CoWoS采用硅中介层搭配大马士革工艺，互联时延低至0.5纳秒，带宽达亚微米级；微桥互连技术可省去硅中介层，但会增加整体成本与架构复杂度，二者共同构成当前高带宽互连的核心技术支撑。结合近半年技术迭代，郭一凡总结先进封装技术四大趋势：一是CoWoS向3D堆叠演进。GPU、CPU、TPU等芯片通过TSV硅通孔垂直集成，形成3D堆叠SoC，搭配HBM（高带宽内存）/HBS（高带宽存储），Hybrid Bonding（混合键合）与TSV（硅通孔）工艺需求激增。二是玻璃基板进入实质应用，端侧方案成本性能双优。端侧AI对成本、散热、电性能要求严苛，玻璃基板凭借更低制程成本、更优散热性与电气性能，成为新型基板的可行方案，是端侧AI引擎规模化落地的潜在力量。三是板级封装成为降本关键。随着Chiplet异构集成的尺寸不断增大，传统300mm圆形晶圆适配方形AI芯片时，中介层面积利用率较低。以88×88mm的大尺寸中介层为例，单枚300mm晶圆上仅能排布5颗，利用率仅为55%。而转向300×300mm板级封装后，单面板可容纳9颗同规格中介层，产出效率提1.8倍，成本优势显著。郭一凡认为，随着Chiplet异构集成的尺寸增大，板级制程势在必行。此外，Chiplet通过Reticle  Stitching（掩模版拼接）技术也可以集成更大芯片。2023年，行业主流方案为支持8颗HBM的55×55mm中介层；预计到 2027年，将升级为支持大于等于12颗的90×90mm中介层，直接推动大规模封装集成技术从概念验证走向产业化应用。四是互连与存储瓶颈加速突破，CPO与HBS深度快速融入。随着AI推理需求的爆发式增长，正在推动CPO与HBS进入先进封装模块，以克服AI系统长期存在的“互连墙”与“存储墙”，实现更高带宽、更低延迟的系统通信，支撑AI大模型的高效运行。郭一凡强调，AI算力浪潮下，先进封装已从配套支撑升级为产业创新核心引擎。3D堆叠、板级封装、玻璃基板与光电互联融合，将持续打破存储与互联瓶颈，支撑AI算力高效落地。随着技术成熟与供应链完善，先进封装将推动AI产业从高投入转向稳健盈利，赋能半导体生态高质量发展。